电子设计自动化软件，用于原理图绘制、PCB布局布线与仿真分析，支持高速数字及混合信号电路板设计。原理图设计与捕获PCB布局布线编辑信号完整性与电源完整性仿真当前版本：24.10.001

电子设计自动化领域，用于集成电路物理验证的版图检查与验证工具，支持DRC、LVS等签核流程。版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与物理验证签核当前版本：13.000

Cadence Base P 19.10 是面向电子设计自动化的基础平台软件，用于集成电路与系统设计流程中的原理图、仿真及数据管理。原理图设计与编辑电路仿真与分析设计数据管理当前版本：19.10

电子设计自动化软件，用于集成电路物理验证，支持设计规则检查与版图对比，确保芯片制造可行性。物理验证与DRC检查版图与原理图对比LVS寄生参数提取与分析当前版本：12.000

集成电路物理验证与寄生参数提取软件，用于版图DRC/LVS检查、填充插入及芯片参数提取分析版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与填充插入当前版本：14.000

面向模拟与混合信号IC设计的电路仿真平台，用于SPICE级仿真验证与性能分析支持SPICE、FastSPICE等多种仿真引擎提供AC、DC、瞬态、噪声等分析类型集成波形查看与结果分析工具当前版本：24.10.078

集成电路数字设计实现领域，用于RTL综合、布局布线、时序优化与签核，支撑先进工艺芯片物理实现RTL综合与门级网表生成布局布线与时钟树综合时序功耗优化及物理验证签核当前版本：23.10

面向模拟/混合信号与定制IC设计的EDA平台，用于原理图输入、版图编辑、仿真验证与物理实现全流程原理图与版图一体化编辑模拟混合信号仿真与验证物理验证与寄生参数提取当前版本：10.110

Cadence vManager 是面向芯片验证的验证管理平台，用于规划、执行、跟踪与回归分析，统一管理验证进度与覆盖率。验证计划与需求追踪回归测试调度与执行管理覆盖率与结果分析报表当前版本：21.03...

面向集成电路物理验证的EDA软件，用于版图DRC/LVS检查、寄生参数提取与芯片签核，保障设计可制造性。版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与电路网表生成当前版本...