集成电路物理验证与寄生参数提取软件，用于版图DRC/LVS检查、填充插入及芯片参数提取分析版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与填充插入当前版本：14.000

电子设计自动化领域，用于集成电路物理验证的版图检查与验证工具，支持DRC、LVS等签核流程。版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与物理验证签核当前版本：13.000

电子设计自动化软件，用于集成电路物理验证，支持设计规则检查与版图对比，确保芯片制造可行性。物理验证与DRC检查版图与原理图对比LVS寄生参数提取与分析当前版本：12.000

面向集成电路物理验证的EDA软件，用于版图DRC/LVS检查、寄生参数提取与芯片签核，保障设计可制造性。版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与电路网表生成当前版本...

Cadence Base P 19.10 是面向电子设计自动化的基础平台软件，用于集成电路与系统设计流程中的原理图、仿真及数据管理。原理图设计与编辑电路仿真与分析设计数据管理当前版本：19.10

Cadence Base PVS22 是物理验证套件，用于集成电路版图 DRC、LVS 及寄生参数提取，保障芯片可制造性。版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与可靠性分析

Cadence Base P 19.10 是面向电子设计自动化的基础平台软件，用于集成电路与系统设计流程中的原理图、仿真及数据管理。原理图设计与编辑电路仿真与分析设计数据管理当前版本：22.20

Cadence Base P 19.10 是面向电子设计自动化的基础平台软件，用于集成电路与系统设计流程中的原理图、仿真及数据管理。原理图设计与编辑电路仿真与分析设计数据管理当前版本：20.10

面向模拟/混合信号与定制IC设计的EDA平台，用于原理图输入、版图编辑、仿真验证与物理实现全流程原理图与版图一体化编辑模拟混合信号仿真与验证物理验证与寄生参数提取当前版本：10.110

Cadence Virtuoso IC06.1.8.360 Hotfix 仅补丁包，用于修复模拟与定制IC设计环境中的已知缺陷，提升稳定性与可靠性。修复Virtuoso原理图与版图编辑器的已知缺陷修补仿真与网表生成流程中的问题...