面向FPGA与ASIC工程设计的HDL设计管理与可视化开发环境，支持设计捕获、仿真验证与团队协作图形化设计捕获与框图编辑HDL代码生成与设计管理仿真验证与调试集成