面向芯片设计的静态验证工具集，用于RTL与门级网表的静态检查、形式化验证和低功耗结构分析。对RTL代码做静态检查，识别时钟、复位与编码问题支持形式化属性验证，检查设计是否满足约束分析门级...