Cadence vManager 是面向芯片验证的验证管理平台，用于规划、执行、跟踪与回归分析，统一管理验证进度与覆盖率。验证计划与需求追踪回归测试调度与执行管理覆盖率与结果分析报表当前版本：21.03...

电子设计自动化软件，用于模拟、射频及混合信号集成电路的原理图设计、仿真与版图验证原理图与版图编辑电路仿真与波形分析物理验证与寄生参数提取当前版本：10.130

电子设计自动化软件，用于集成电路和系统级芯片的仿真、验证与信号完整性分析，支持高速数字设计。电路仿真与验证信号完整性分析芯片功耗与噪声分析当前版本：22.11.100

电子设计自动化软件，用于原理图绘制、PCB布局布线及高速电路仿真分析，支持从概念到制造的完整流程。原理图设计与元件库管理PCB布局布线与约束驱动设计信号完整性与电源完整性仿真当前版本：24...

电子设计自动化软件，用于集成电路物理验证、DRC/LVS检查及版图寄生参数提取，支持先进工艺节点。物理验证与DRC/LVS检查版图寄生参数提取先进工艺节点支持当前版本：12.000

集成电路物理验证与寄生参数提取软件，用于版图DRC/LVS检查及芯片参数分析版图设计规则检查电路版图一致性验证寄生参数提取与分析当前版本：11.000

电子设计自动化软件，用于集成电路物理验证，支持DRC、LVS等版图检查与修复。物理版图设计规则检查版图与原理图一致性验证寄生参数提取与可靠性分析优化版图检查流程与性能本版更新：修复缺陷并...

电子设计自动化领域，用于集成电路物理验证的签核工具，支持DRC、LVS等检查，确保芯片版图符合制造工艺规则。版图设计规则检查（DRC）版图与原理图一致性检查（LVS）寄生参数提取与可靠性验证当...

集成电路物理验证与寄生参数提取软件，用于版图DRC/LVS检查、填充插入及芯片参数提取分析版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与填充插入当前版本：14.000

电子设计自动化领域，用于集成电路物理验证的版图检查与验证工具，支持DRC、LVS等签核流程。版图设计规则检查（DRC）版图与原理图一致性验证（LVS）寄生参数提取与物理验证签核当前版本：13.000