📋 下载信息如上所示 📱 积分兑换即可
🔐 1.关注公众号，领取解压密码
⚡ 2.链接问题请反馈，当天响应
📱 扫码关注 · 获取解压密码
电子设计自动化领域，用于FPGA和ASIC设计的硬件描述语言仿真与验证工具
- 支持VHDL/Verilog/SystemVerilog混合语言仿真
- 提供波形查看、调试与代码覆盖率分析
- 支持UVM验证方法与脚本自动化仿真流程
当前版本：10.7
© 版权声明
本站资源内容均来自互联网,本站只是搬运工，版权归原作者所有，如有侵权配合处理。
THE END
暂无评论内容